Ein­füh­rung von Tes­sent RTL Pro

Sie­mens Digi­tal Indus­tries Soft­ware bie­tet mit Tes­sent™ RTL Pro eine inno­va­ti­ve Soft­ware­lö­sung, die Design­teams für inte­grier­te Schalt­krei­se (IC) dabei unter­stützt, eine brei­te Palet­te kri­ti­scher Design-for-Test (DFT)-Aufgaben für ihre Designs der nächs­ten Genera­ti­on zu opti­mie­ren und zu beschleunigen.

Da IC-Designs immer grö­ßer und kom­ple­xer wer­den, müs­sen Inge­nieu­re Pro­ble­me mit der Test­bar­keit in den frü­hest­mög­li­chen Design­pha­sen iden­ti­fi­zie­ren und ange­hen. Die Tes­sent-Soft­ware von Sie­mens hilft Kun­den dabei, die­sen Bedarf zu decken, indem sie die Ana­ly­se und das Ein­fü­gen eines Groß­teils ihrer DFT-Logik in einem sehr frü­hen Sta­di­um des Desi­gnab­laufs ermög­licht, eine schnel­le Syn­the­se durch­führt und dann ATPG (auto­ma­ti­sche Test­mus­ter­ge­ne­rie­rung) aus­führt, um abwei­chen­de Blö­cke zu iden­ti­fi­zie­ren und zu adres­sie­ren und geeig­ne­te Maß­nah­men zu ergreifen.

Tes­sent RTL Pro erwei­tert die bran­chen­füh­ren­den Design­be­ar­bei­tungs­funk­tio­nen des Tes­sent-Port­fo­li­os und auto­ma­ti­siert die Ana­ly­se und das Ein­fü­gen von Test­punk­ten, Wrap­per-Zel­len und X‑Boun­ding-Logik zu einem frü­he­ren Zeit­punkt im Desi­gnab­lauf. Dies kann Kun­den dabei hel­fen, Design­zy­klen zu ver­kür­zen und die Test­bar­keit ihrer Designs zu ver­bes­sern. Im Gegen­satz zu kon­kur­rie­ren­den Lösun­gen ver­ar­bei­tet Tes­sent RTL Pro kom­ple­xe Veri­log- und Sys­tem­Ve­ri­log-Kon­struk­te, wobei das Aus­se­hen und die Hap­tik des ursprüng­li­chen RTL-Designs bei­be­hal­ten werden.

Rene­sas, ein füh­ren­des Halb­lei­ter­un­ter­neh­men, hat Tes­sent RTL Pro ein­ge­führt, um sei­ne Shift-Left-Bemü­hun­gen wei­ter vor­an­zu­trei­ben. „Der Ein­satz von Tes­sent RTL Pro für unser Halb­lei­ter­de­sign der nächs­ten Genera­ti­on in der Auto­mo­bil­in­dus­trie ermög­licht es uns, unse­re Shift-Left-Stra­te­gie zu erwei­tern und die Ite­ra­tio­nen des kon­ven­tio­nel­len Desi­gnab­laufs zu redu­zie­ren. All dies ist mög­lich, wäh­rend wir unse­re bran­chen­füh­ren­de Abde­ckung und Mus­ter­an­zahl bei­be­hal­ten“, sag­te Tats­u­ya Sai­to, Seni­or Princi­pal EDA Engi­neer, Digi­tal Design Tech­no­lo­gy Depart­ment, Shared R&D EDA Divi­si­on Rene­sas Elec­tro­nics Cor­po­ra­ti­on. „Die Mög­lich­keit, unse­ren Backend- und Veri­fi­ka­ti­ons­teams die­sel­be, voll­stän­di­ge Desi­gn­an­sicht mit der gesam­ten Tes­sent-IP, ein­schließ­lich der Versa­Point-Test­punk­te in RTL, zur Ver­fü­gung zu stel­len, ist für unse­re Wett­be­werbs­fä­hig­keit von ent­schei­den­der Bedeutung.“

Die neue Lösung arbei­tet mit den markt­füh­ren­den Tes­sent DFT-Tools von Sie­mens zusam­men und bie­tet bran­chen­weit ein­ma­li­ge Funk­tio­nen. Tes­sent RTL Pro ermög­licht die Ana­ly­se der RTL-Kom­ple­xi­tät und ihrer Anpas­sungs­fä­hig­keit für das Ein­fü­gen von Test­punk­ten. Dabei wird bewer­tet, ob die RTL-Struk­tur des Kun­den effi­zi­ent bear­bei­tet wer­den kann, was ein ent­schei­den­der Fak­tor beim Hin­zu­fü­gen von Test­punk­ten im gesam­ten Design ist. Die­se inno­va­ti­ve Funk­ti­on kann Kun­den dabei hel­fen, die Durch­lauf­zeit ihres Designs zu ver­kür­zen und die Markt­ein­füh­rung zu beschleunigen.

Die „Shift-Left“-Funktionalität von Tes­sent RTL Pro trägt auch dazu bei, die Mög­lich­kei­ten von Dritt­an­bie­ter-Tools zur Opti­mie­rung von Flä­che und Timing zu ver­bes­sern, wenn DFT-Logik vor der Syn­the­se hin­zu­ge­fügt wird, sodass nur die Scan-Ein­fü­gung für die Gate-Ebe­ne übrig bleibt. Das Ein­fü­gen des Designs erfolgt in der RTL-Ent­wick­lungs­pha­se mit RTL-Aus­ga­be, was eine naht­lo­se Inte­gra­ti­on mit Syn­the­se- und Veri­fi­zie­rungs­soft­ware von Dritt­an­bie­tern ermög­licht. Dar­über hin­aus erzeugt RTL Pro Design­da­tei­en, die mit allen nach­ge­la­ger­ten Syn­the­se- oder Veri­fi­zie­rungs­ab­läu­fen funk­tio­nie­ren, ohne dass ein geschlos­se­ner Pro­zess erfor­der­lich ist.

„Tes­sent RTL Pro setzt Sie­mens’ Bestre­ben fort, Chip­de­si­gnern und DFT-Inge­nieu­ren die fort­schritt­lichs­ten Lösun­gen der Bran­che für ihre Desi­gnab­läu­fe anzu­bie­ten“, sag­te Ankur Gupta, Vice Pre­si­dent und Gene­ral Mana­ger, Tes­sent Divi­si­on, Sie­mens Digi­tal Indus­tries Soft­ware. „Dank der Mög­lich­keit, Wrap­per-Zel­len, X‑Boun­ding-Logik und Versa­Point-Test­punk­te in der RTL-Design­pha­se zu ana­ly­sie­ren und ein­zu­fü­gen, kön­nen Kun­den jetzt ihre Shift-Left-Initia­ti­ven erwei­tern, indem sie die Test­bar­keit ihrer Designs erheb­lich verbessern.“